终于搞明白芯片制程的纳米指的是什么

  • 四维
    指芯片中单个晶体管的栅极(Gate)的最小宽度

    你可以理解为整个晶体管宽度最小的部分

    类似卖场中的(低至一折),但实际上大多数商品是9折甚至原价。

    当然,最难做小的栅极都做小了,其他更大的零件做小也就更容易。

    现代的工艺从宽度来看似乎到达物理学极限,实际上是仅仅从宽度这个指标来看。现代工艺宽度收窄,但拉伸高度,又符合物理定律了。 人生如梦
  • z
    zy22
    现在不是了 iOS fly ~
  • 四维
    又换说法了? 人生如梦
  • s
    sysubeing
    现在不是啦,只是密度和以前的定义一样而已。
  • 四维
    但到现在D版谁都没说清楚现在用什么做定义。 人生如梦
  • t
    timeinwait
    不是宽度,再说一次
  • 四维
    那就是长度?还是高度? 人生如梦
  • t
    timeinwait
    以前基本等于 pitch 现在基本是密度的一个表征,不要管数字,当成generation 就好
  • x
    xRAIN
    1纳米等于10埃, 原子直径大约1埃。
  • 四维
    按照你说法,是不是这样:

    我现在的线宽实际是28纳米,能容纳大概28个晶体管,但我用了神奇魔法,直接塞了280个晶体管,相当于不用魔法时用2.8纳米才能做到。所以用了神奇魔法的28纳米直接称为2.8纳米工艺? 人生如梦
  • b
    bingdunan
    嗯,原子里面空还很大呢。
  • t
    timeinwait
    不能等效的去想2.8是什么含义,它就是没有含义,只是一个递进的密度表征。
  • 四维
    回复12#timeinwait
    那就是说,只要感觉进步非常大,直接宣布为这个工艺是1nm就可以?只要比竞争对手的5nm所容纳的的晶体管要多? 人生如梦
  • t
    timeinwait
    回复13#四维

    在自己的技术路线上有意义就行,自己对自己是有意义的。所以对比Intel 和 tsmc ,他们的几纳米不能直接等同的去做对比
  • 四维
    回复14#timeinwait
    事实上大家都是跨公司对比。尤其三星和台积电的7纳米之争,按你说的不应该跨公司比较,实际上大家包括ic设计厂也比较这两公司的7纳米制程。

    当然ic设计厂更注重的是,同样号称7纳米,实际生产出来的芯片谁良率高,功耗低。 人生如梦
  • n
    nahcoiii
    过去是按Gate和Gate间的pitch算的,现在是fin的最小宽度了。 _(:_」∠)_
  • b
    bluefeather17
    现在好像是 一个等效公式 不是纯粹的尺寸了
  • s
    simvision
    错!原子直径的数量级是10^-10米,就是一埃,这是量级,并不是真实尺寸

    网上搜了一下:已知硅原子的直径大约是0.22nm,再考虑到原子之间的距离,理论极限至少是0.5nm,但肯定没有任何公司可以做到。
  • 令狐飞云
    自由电子又进不去,看硅原子大小,还有相邻栅极之间电子隧穿效益多大,能不能维持电流方向而已
  • l
    lastmandream
    好像已经变成了各家工艺不同制程的代号了
    之前和海力士的工程师聊天,他们对外都不说多少nm了
  • s
    sysubeing
    回复8#timeinwait


    应该是 half pitch
  • n
    nill007
    回复11#bingdunan


    你想制造三体里的水滴吗?
  • s
    sysubeing
    回复20#lastmandream

    内存厂最喜欢搞这些了,什么x,y,z,α,β
  • l
    lanwater
    摩尔定律其中指标之一就是单位面积的集成度,比如按照之前的算法 每平方厘米一千万个晶体管需要用28nm,五千万个需要14nm。现在我做到了五千万,但是用18nm。这时我仍然叫14nm工艺而不是18nm。
    iOS fly ~